

(11)Publication number:

06-003647

(43) Date of publication of application: 14.01.1994

(51)Int.CI.

1/133

GO2F 1/136 GO9G 3/36

(21)Application number: 04-184408

(71)Applicant: SONY CORP

(22)Date of filing:

18.06.1992

(72)Inventor: SUZUKI YOSHIO


NAKAJIMA YOSHIHARU

(54) DRIVE METHOD FOR ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To restrain the voltage shift of an image signal inputted to a liquid crystal picture element by shaping the waveform of a gate

CONSTITUTION: An active matrix type liquid crystal display device comprises liquid crystal elements arrayed in a matrix and picture element transistors to drive respective elements. In this case, a gate pulse GP is applied to the gate electrodes of the picture element transistors during a selection period, thereby writing an image signal Vsig in each element. Subsequently, the application of the gate pulse GP is interrupted during a non-selection period and the written image signal Vsig is held. In transition from the selection period to the nonselection period, the gate pulse GP is caused to smoothly rise, thereby restraining the voltage shift ΔV of the written signal Vsig. Instead, the voltage level Vgate 1 of the gate pulse GP is once lowered to Vgate 2 immediately before transition from the selection period to the non-selection period and, then, further lowered, thereby restraining the voltage shift ΔV of the written image signal Vsig.



LEGAL STATUS

[Date of request for examination]

10.05.1999

[Date of sending the examiner's decision of rejection] 05.02.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

2002-03843

rejection]

[Date of requesting appeal against examiner's decision 06.03.2002

of rejection

[Date of extinction of right]

DEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-3647

(43)公開日 平成6年(1994)1月14日

(51)Int.Cl. ⁶		微別記号	庁内整理番号	FΙ	技術表示箇所
G 0 2 F	1/133	550	9226-2K		
	1/136	500	9018-2K		
G 0 9 G	3/36		7319-5G		

審査請求 未請求 請求項の数4(全 9 頁)


(22)出題日 平成 4年(1992) 6月18日 東京都品川区北品川 6丁目 7番35号 (72)発明者 鈴木 芳男東京都品川区北品川 6丁目 7番35号 ソニー株式会社内 (72)発明者 仲島 義晴東京都品川区北品川 6丁目 7番35号 ソニー株式会社内 (74)代理人 弁理士 鈴木 暗敏	(21)出願番号	特願平4-184408	(71)出願人 000002185 ソニー株式会社		
東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内 (72)発明者 仲島 義晴 東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内	(22)出願日	平成 4年(1992) 6月18日			
ー株式会社内 (72)発明者 仲島 義晴 東京都品川区北品川 6 丁目 7番35号 ソニ ー株式会社内			(72)発明者 鈴木 芳男		
東京都品川区北品川 6 丁目 7 番35号 ソニ 一株式会社内				ソニ	
一株式会社内			(72)発明者 仲島 義晴		
(74)代理人 弁理士 鈴木 暗敏				ソニ	
			(74)代理人 弁理士 鈴木 晴敏		

(54)【発明の名称】 アクティブマトリクス型液晶表示装置の駆動方法

(57)【要約】

【目的】 液晶画素に書き込まれた画像信号の電圧シフトを抑制する。

【構成】 アクティブマトリクス型液晶表示装置はマトリクス状に配列された液晶画素と個々の液晶画素を駆動する為の画素トランジスタとからなる。選択期間中ゲートパルスGPを画素トランジスタのゲート電極に印加し画像信号Vsigを名液晶画素に書き込む。続いて非選択期間中ゲートパルスGPの印加を停止して書き込まれた画像信号Vsigを保持する。選択期間から非選択期間に移行する際ゲートパルスGPを滑らかに立ち下げる事により書き込まれた画像信号Vsigの電圧シフト Δ Vを抑制する。これに代えて、選択期間から非選択期間に移行する直前一旦ゲートパルスGPの電圧レベルVgatelを切り書き込まれた画像信号Vsigの電圧シフト Δ Vを抑制する様にしても良い。



1

【特許請求の範囲】

【請求項1】 マトリクス状に配列された液晶画素と個々の液晶画素を駆動する為の画素トランジスタとからなるアクティブマトリクス型液晶表示装置に対して選択期間中ゲートパルスを画素トランジスタのゲート電極に印加し画像信号を各液晶画素に書き込むとともに非選択期間中ゲートパルスの印加を停止して書き込まれた画像信号を保持する事により画像表示を行なう駆動方法において、選択期間から非選択期間に移行する際ゲートパルスを滑らかに立ち下げる事により書き込まれた画像信号の 10 電圧シフトを抑制する事を特徴とするアクティブマトリクス型液晶表示装置の駆動方法。

【請求項2】 マトリクス状に配列された液晶画素と個々の液晶画素を駆動する為の画素トランジスタとからなるアクティブマトリクス型液晶表示装置に対して選択期間中ゲートパルスを画素トランジスタのゲート電極に印加し画像信号を各液晶画素に書き込むとともに非選択期間中ゲートパルスの印加を停止して書き込まれた画像信号を保持する事により画像表示を行なう駆動方法において、選択期間から非選択期間に移行する直前一旦ゲートパルスの電圧レベルを下げた後立ち下げる事により書き込まれた画像信号の電圧シフトを抑制する事を特徴とするアクティブマトリクス型液晶表示装置の駆動方法。

【請求項3】 マトリクス状に配列された液晶画素と、個々の液晶画素を駆動する画素トランジスタと、各画素トランジスタのゲート電極に順次ゲートパルスを印加し選択動作を行なう垂直走査回路と、選択された画素トランジスタを介して画像信号を各液晶画素に書き込む水平駆動回路とからなるアクティブマトリクス型液晶表示装置において、上記垂直走査回路は該ゲートパルスの印加を停止する際ゲートパルスを滑らかに立ち下げる事により書き込まれた画像信号の電圧シフトを抑制する手段を有する事を特徴とするアクティブマトリクス型液晶表示

【請求項4】 マトリクス状に配列された液晶画素と、個々の液晶画素を駆動する画素トランジスタと、各画素トランジスタのゲート電極に順次ゲートバルスを印加し選択動作を行なう垂直走査回路と、選択された画素トランジスタを介して画像信号を各液晶画素に書き込む水平駆動回路とからなるアクティブマトリクス型液晶表示装置において、上記垂直走査回路は該ゲートバルスの印加を停止する直前一旦ゲートバルスの電圧レベルを下げた後立ち下げる事により書き込まれた画像信号の電圧シフトを抑制する手段を有する事を特徴とするアクティブマトリクス型液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はアクティブマトリクス型 晶画素の透過率はその間に液晶に印加される実効電圧に液晶表示装置の駆動方法に関する。より詳しくは、個々 よって決定される。画素トランジスタTrの特性としての液晶画素に接続された画素トランジスタのゲートパル 50 は、選択期間内に書き込みを完了する為に必要なオン電

ス印加方法に関する。

[0002]

【従来の技術】図5を参照して従来のアクティブマトリ クス型液晶表示装置の一般的な構成を簡潔に説明する。 図5は一画素部分の模式的な等価回路図である。個々の 画素はゲートラインXと信号ラインYの交点に設けられ ている。液晶画素は等価的に液晶容量Cccで表わされて いる。通常液晶容量Cckは補助容量C、が並列に接続 されている。液晶容量Ccの一端は駆動トランジスタT rに接続されているとともに、他端は対向電極に接続さ れており所定の基準電圧Vcomが印加されている。画 素トランジスタT r は絶縁ゲート電界効果型の薄膜トラ ンジスタからなる。画素トランジスタTrのドレイン電 極Dは信号ラインYに接続されており画像信号V sig の供給を受ける。又、ソース電極Sは液晶容量Cょの一 端即ち画素電極に接続されている。さらに、ゲート電極 GはゲートラインXに接続されており所定のゲート電圧 Vgateを有するゲートパルスが印加される。液晶容 量Cccとゲート電極Gとの間には結合容量Ccsが形成さ れる。この結合容量Ccsは画素電極とゲートラインXと の間の浮遊容量成分及び画素トランジスタTr内部のソ ース領域とゲート領域との間の寄生容量成分が合わさっ たものである。後者の寄生容量成分が支配的であるとと もにその値は個々の画素トランジスタTrによってばら つきが認められる。

[0003]

【発明が解決しようとする課題】次に図6を参照して本 発明が解決しようとする課題を簡潔に説明する。選択期 間中電圧Vgateのゲートパルスがゲート電極Gに印 加されると、画素トランジスタTェはオン状態になる。 との時、信号ラインYから供給された画像信号V s i g がトランジスタTrを介して液晶画素に書き込まれ所謂 サンプリングが行なわれる。次に非選択期間になるとゲ ートバルスの印加が停止され、書き込まれた画像信号は 液晶容量C」。に保持される。選択期間から非選択期間に 移行する時矩形波ゲートパルスはハイレベルからローレ ベルに急激に立ち下がる。この際、前述した結合容量C csを介してカップリングにより液晶容量Ccc に蓄えられ た電荷が瞬間的に放電する。この為、液晶画素に書き込 まれた画像信号Vsigに電圧シフトΔVが生じる。個 々の画素によって結合容量C。、の値にばらつきがある為 電圧シフトムVにもばらつきが生じ表示画面上に所謂ざ ちつきが現われ表示品位が著しく劣化するという課題あ るいは問題点がある。

【0004】液晶画素には選択期間中に画像信号を書き込み、続く非選択期間中書き込まれた画像信号を保持して一フィールドが構成される。一フィールドにおける液晶画素の透過率はその間に液晶に印加される実効電圧によって決定される。画素トランジスタTrの特性としては、選択期間内に集ま込みを完了する為に必要なオン電

2

流が確保できるものでなければならない。又、一フィー ルド期間中液晶画素を点灯する為に十分な実効電圧が得 られる様にする為、非選択期間中あるいは保持期間中の リーク電流はできるだけ小さくする。実効電圧としては 選択期間より遥かに長い非選択期間時の影響が大きい。 この為、画素容量C」。を充電した後オフする時生じる前 述した電圧シフトムVは液晶に印加される実効電圧に大 きく効いでくる為、表示品位が損なわれる。

【0005】従来、電圧シフトAVの絶対量及びばらつ きを抑制する為、液晶容量C」。に並列接続されている補 10 パルスGPの電圧レベルを下げるタイミングは、選択期 助容量C、を大きめに形成するという対策が講じられて いた。即ち結合容量Ccsを介して放電される電荷量を補 うに足る電荷を予め補助容量C、に蓄えるものである。 しかしながら、補助容量C。は液晶画素領域に形成され ており、この寸法を大きく設定すると画素開口率が犠牲 になり十分な表示コントラストを得る事ができないとい う課題あるいは問題点がある。

[0006]

【課題を解決するための手段】上述した従来の技術の課 題に鑑み、本発明は画素開口率を犠牲にする事なくゲー ト/ソース間の結合容量に起因する画像信号の電圧シフ トを抑制する事を目的とする。かかる目的を達成する為 にゲートバルスの印加方法を改善するという手段を講じ た。以下、図1を参照して当該手段を説明する。同一の 目的を達成する為に二通りの手段を講じた。図1の

(A) に示す第一の手段では、マトリクス状に配列され た液晶画素と個々の液晶画素を駆動する為の画素トラン ジスタとからなるアクティブマトリクス型液晶表示装置 に対して選択期間中ゲートパルスGPを画素トランジス タのゲート電極に印加し画像信号Vsigを各液晶画素 に書き込むとともに非選択期間中ゲートバルスGPの印 加を停止して書き込まれた画像信号V s i g を保持する 事により画像表示を行なう駆動方法において、選択期間 から非選択期間に移行する際ゲートパルスGPを滑らか に立ち下げる事により書き込まれた画像信号Vsigの 電圧シフト AVを抑制する様にした。

【0007】アクティブマトリクス型液晶表示装置にお いては液晶の長寿命化を図る為フィールド毎に画像信号 Vsigの極性を反転する交流駆動が行なわれる。図示 の基準電圧Vcomに対して正極性の画像信号Vsig が画素に書き込まれ、第二フィールドでは負極性の画像 信号Vsigが書き込まれる。あるゲートラインに着目 すると、第一フィールドにおいて選択期間中所定のゲー ト電圧VgateのゲートバルスGPが画素トランジス タのゲート電極に印加される。このゲートバルスGPの 立ち下がりは滑らかになっている。この為、従来の様に 急峻に立ち下げる場合と比べると電圧シフトムVが小さ くなっており、非選択期間中所定のレベルを維持する事

パルスGPの立ち下がりが滑らかになっており電圧シフ トAVが抑制される。なお、立ち下がりと異なりゲート パルスGPの立ち上がりが急峻であっても画像品位に影 響を与える事はない。

【0008】図1の(B) に示す第二の手段では、選択 期間から非選択期間に移行する直前一旦ゲートバルスG Pの電圧レベルVgatelをVgate2まで下げた 後立ち下げる事により書き込まれた画像信号Vsigの 電圧シフト△∨を抑制する様にしている。なお、ゲート 間中液晶画素への書き込み動作に影響を与えない様に設 定されている。即ち、書き込みが完了した時点でゲート 電圧VgatelはVgate2まで下げられる。この 第二の手段は特に負極性の画像信号を書き込み保持する 際に効果的である。例えば、第二フィールドにおいてゲ ート電圧Vgatelと画像信号Vsigとの間には大 きな電位差が生じる。このゲート電圧Vgatelを一 旦Vgate2まで下げた後立ち下げる事により、選択 期間から非選択期間への移行時点でゲートラインとソー ス電極との間の電位差は小さくなる。この為、電圧シフ トΔVを効果的に抑制できる。

[0009]

【作用】図5を参照して説明した様に、画像信号の電圧 シフトAVはゲートとソース間の結合容量Caxに比例し て大きくなる。逆に、液晶容量Cc及び補助容量C。が 大きい程小さくなる。さらに、ゲートとソース間の電位 差V。、に比例して大きくなる。なお、このV。、は選択期 間から非選択期間への移行時点におけるゲート電圧Vg ateと書き込まれた画像信号Vsigとの電位差に対 応している。以上に述べた関係を数式で表わすと、 AV $=C_{cs}/(C_{lc}+C_{cs}+C_{s})\times V_{cs}$ の様になる。とこ ろで、結合容量Ccsのインピーダンスには周波数依存性 があり髙周波成分程通し易い。そこで、図1の(A)に 示す第一手段では、ゲートパルスの立ち下がりを滑らか にする事により高周波成分を除去し、結合容量を介した カップリングによる電圧シフトを抑制する様にしてい

【0010】上述した関係式から明らかな様にゲート/ ソース間の電位差Vcsを小さくする事により電圧シフト では第一フィールドにおいて対向電極に印加される所定 40 ΔVを抑制できる。そこで、図1の(B)に示した第二 手段では、ゲートパルスの立ち下がり直前にゲート電圧 を一旦下げてVcsを小さくする事により、電圧シフトA Vを抑制する様にしている。

[0011]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。図2は本発明にかかる第一の駆動方法 を実施する為の回路構成例を示す。アクティブマトリク ス型液晶表示装置は、マトリクス状に配列された液晶画 素LPと、個々の液晶画素LPを駆動する画素トランジ が可能になる。第二フィールドにおいても同様にゲート 50 スタTrとからなる表示部を有している。なお、図示で

は一列分の液晶画素のみを表わしている。各画素トラン ジスタTrのゲート電極GにはゲートラインX1,X 2、 X3、 X4、 …を介して垂直走査回路 1 が接続され ており、線順次でゲートパルスGPを印加し画素トラン ジスタTrの選択動作を行なう。又、各画素トランジス タTrのドレイン電極には信号ラインYmを介して水平 駆動回路2が接続されており、選択された画素トランジ スタTrを介して画像信号Vsigを各液晶画素LPに 書き込む。

【0012】垂直走査回路1はシフトレジスタ3から構 10 成されている。とのシフトレジスタ3はD型フリップフ ロップ4を多段接続した構造を有する。各D型フリップ フロップ4は出力端子が共通結線された一対のインバー タ5、6から構成されている。各インバータはPチャネ ル型の駆動トランジスタ7を介して電源VVDD側に接 続されているとともに、Nチャネル型の駆動トランジス タ8を介してグランド側に接続されている。これら一対 の駆動トランジスタ7、8はシフトクロックパルスVC K1, VCK2及びこれらの反転パルスに応答して導通 しインバータを駆動する。この様に駆動されるインバー 20 タ5,6は所謂クロックトインバータと呼ばれている。 一対のインバータ5、6の共通結線された出力端子には 第三のインバータ9の入力端子が接続されている。第三 のインバータ9の出力端子には各段のD型フリップフロ ップの出力バルスが現われる。この出力バルスは次段の D型フリップフロップの入力としても用いられる。第一 段目のD型フリップフロップに対してスタート信号VS Tを入力する事により、シフトレジスタ3は各段毎に順 次半周期ずつ位相のずれた出力パルスを出力する。当該 段の出力バルスと前段の出力パルスをナンドゲート素子 10で論理処理した後インバータ11で反転する事によ りゲートパルスGPが得られる。

【0013】本実施例では出力インバータ11は非対称 構造を有している。即ち、Nチャネル型トランジスタ1 2のチャネル幅Wとチャネル長しの比W/LはPチャネ ル型トランジスタ13に比べて小さく設定されている。 換言すると、Nチャネル型トランジスタ12の電流容量 はPチャネル型トランジスタ13の電流容量に比べて小 さい。ゲートパルスGPがローレベルからハイレベルに 通するので急峻な立ち上がりとなる。一方、ゲートパル スGPが立ち下がる場合にはNチャネル型トランジスタ 12が導通するが、その電流容量が小さい為滑らかな立 ち下がりとなる。従って、垂直走査回路1はゲートパル スGPを滑らかに立ち下げる事により画素LPに書き込 まれた画像信号Vsigの電圧シフトを抑制する手段を 備えている。

【0014】図3は本発明にかかる第二の駆動方法を実 施する為の回路構成を示す。基本的には前述した図2に 示す回路構成と類似しており、対応する部分には同一の 50 る。次の水平周期ではn+1番目のゲートラインに対応

参照番号及び参照符号を付して理解を容易にしている。 異なる点は、各D型フリップフロップ4のPチャネル型 駆動トランジスタ7が直接電源ラインVVDDに接続さ れておらず、直列接続された一対の分圧抵抗R1, R2 の中点に接続されている事である。直列接続された分圧 抵抗R1、R2の一端は電源ラインVVDDに接続され ており、他端はスイッチングトランジスタ14を介して グランド側に接続されている。スイッチングトランジス タ14のゲート電極には制御電圧VCKXが周期的に印 加される。スイッチングトランジスタ14がオフ状態に ある時には電源電圧がそのままシフトレジスタ3に供給 され、各ゲートパルスGPの電圧レベルは電源電圧と等 しくなる。一方、スイッチングトランジスタ14がオン 状態になると、R1とR2の比によって抵抗分割された 電圧がシフトレジスタ3に供給され、ゲートパルスGP の電圧レベルもそれに従って低下する。

【0015】本実施例では垂直走査回路1の全体構成の 内、シフトレジスタ3及びナンドゲート回路10やイン バータ11からなるゲートドライバの部分は、アクティ ブマトリクス型液晶表示装置の基板内に形成されてい る。一方、シフトレジスタ3に電源電圧を供給する電源 回路やクロックパルスVCK1、VCK2等を供給する クロックドライバはアクティブマトリクス型液晶表示装 置の基板外に設けられている。加えて本実施例では電源 電圧を切り換える為のスイッチングトランジスタ14や 分圧抵抗R1, R2は基板内に形成されている。しかし ながら本発明はかかる構造に限られるものではない。場 合によっては、外部接続される電源回路の電源電圧を周 期的に切り換える様にしても良い。

【0016】最後に図4を参照して図3に示す回路の動 作を詳細に説明する。 スイッチングトランジスタ14の ゲート電極に印加される制御電圧VCKXは水平同期信 号に応じてパルス状にレベル変化する。本例では水平周 期は63.5µsに設定されておりゲートライン1本当 たりの選択期間に相当する。制御電圧VCKXは各水平 周期の最終部分で6~8μsの間ハイレベルに変化す る。この時間は選択期間内における画像信号の書き込み 動作に影響を与えない様に設定されている。即ち選択さ れたゲートライン上の画素に対して点順次で画像信号を 立ち上がる場合にはPチャネル型トランジスタ13が導 40 書き込み終わった段階で制御電圧VCKXがハイレベル に切り換わる。制御電圧VCKXがハイレベルになると スイッチングトランジスタ14がオン状態になるので、 シフトレジスタ3に供給される電源電圧のレベルは、例 えば13.5Vに設定されたVVDDから8.5V程度 に低下する。この低下量は一対の分圧抵抗R1,R2の 比を適宜決める事により設定される。

> 【0017】この電源電圧の変動に応じて、例えばn番 目のゲートパルスGP(n)は一水平周期内においてそ のレベルが13.5 Vから8.5 Vに階段状に変化す

7

するゲートパルスGP(n+1)が発生し同じく階段状にそのレベルが変化する。この間、画像信号Vsigは水平周期毎に対向電極の電位Vcomに対して極性が交互に反転する。所謂1H反転駆動が行なわれる。この様な動作によれば、垂直走査回路は個々のゲートパルスGPの印加を停止する直前一旦ゲートパルスの電圧レベルを下げた後立ち下げる事により画素に書き込まれた画像信号Vsigの電圧シフトを抑制する事ができる。

【0018】以上説明した様にゲートバルスの立ち下がりを滑らかにしたり階段状とする事により画像信号の電 10 圧シフトを抑制できる。かかるゲートパルスの波形整形は垂直走査回路の構成を工夫する事により達成できる。この場合、アクティブマトリクス型液晶表示装置の基板内に形成される回路部分に変形を加えても良いし、外部回路の部分を調整しても良い。但し外部回路部分でゲートバルスの波形整形を行なう場合には立ち下がりを鈍らす方法よりも階段状に変化させる方法の方が回路的に簡便であり且つ制御性が良い。

[0019]

【発明の効果】以上説明した様に、本発明によれは、ゲ 20 ートパルスを波形整形する事により画像信号の電圧シフトを抑制でき表示画面のざらつきを低減して表示品位を向上する事ができるという効果がある。又、外部回路で波形整形を行なう場合には、アクティブマトリクス型液晶表示装置単体としてはざらつき不良の選別をする必要がなくなり製造歩留りを大幅に改善する事ができるとい*

*う効果がある。さらに、波形整形の手法により電圧シフトを抑制できるので従来の様に補助容量を大きくする必要がなく画素開口率を犠牲にする事なく表示コントラストを改善できるという効果がある。

【図面の簡単な説明】

【図1】本発明にかかるアクティブマトリクス型液晶表示装置の駆動方法を示す模式図である。

【図2】本発明にかかる駆動方法を実施する為の構成例 を示す回路図である。

10 【図3】同じく本発明にかかる駆動方法を実施する為の他構成例を示す回路図である。

【図4】図3に示す回路の動作を説明する為のタイミングチャートである。


【図5】従来のアクティブマトリクス型液晶表示装置の 構造を示す等価回路図である。

【図6】従来のアクティブマトリクス型液晶表示装置の 駆動方法の課題を説明する為の模式図である。


【符号の説明】


- 1 垂直走査回路
- 2 水平走査回路
- 3 シフトレジスタ
- 4 D型フリップフロップ
- 11 インバータ
- 12 Nチャネル型トランジスタ
- 13 Pチャネル型トランジスタ
- 14 スイッチングトランジスタ

[図4]




【図1】







[図2]



【図5】



[図3]



•

【図6】

